SK하이닉스 뉴스룸unknownrecent
[Research Inside] AI 시대, 저장하던 낸드가 연산을 시작했다∙∙∙ IEEE 논문으로 입증한 3D FeNAND Co-optimization이 여는 AI 메모리의 새로운 차원
반도체AI메모리연구개발
SK하이닉스 연구팀이 3D FeNAND 기반 아날로그 컴퓨팅 인 메모리(A-CiM)의 효율을 높이기 위해 셀, 비셀, 페이지를 공동 최적화하는 기술을 개발했다. 시뮬레이션 결과 기존 2차원 배열 대비 처리량이 약 10~20배, 에너지 효율이 약 4,000~5,000배 향상된 것으로 확인됐다.
NeuPAI Schema v0.2.1 / AEO 89점
엔티티
BSK하이닉스주체
OIEEE출처
Claims (9)
제한된 칩 크기 조건에서 기존 2차원 배열과 비교했을 때 3D FeNAND 기반 A-CiM의 처리량은 약 10~20배 향상됐다
c12025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실약 10 xvs 2d_array_baseline
제한된 칩 크기 조건에서 기존 2차원 배열과 비교했을 때 3D FeNAND 기반 A-CiM의 에너지 효율은 약 4,000~5,000배 향상됐다
c22025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실약 4,000 xvs 2d_array_baseline
워드라인 금속 소재에 저저항 금속을 적용한 경우, 기준 구조 대비 처리량은 최대 16%, 에너지 효율은 최대 3% 개선됐다
c32025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실16 %vs baseline_structure
워드라인 사이의 산화막에 에어갭을 적용하면 기생 커패시턴스를 약 60% 낮출 수 있다
c42025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실약 60 %
워드라인 사이의 산화막에 에어갭을 적용한 결과 처리량은 1.2배, 에너지 효율은 2배 향상됐다
c52025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실1.2 xvs baseline_structure
워드라인 저항과 커패시턴스를 공동 최적화했을 때는 처리량이 최대 1.4배, 에너지 효율이 최대 2.2배 높아졌다
c62025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실1.4 xvs baseline_structure
인페이지 파이프라이닝(IPP)을 적용한 결과, 기준 구조 대비 에너지 효율을 2배, 처리량을 9배 높였다
c72025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실9 xvs baseline_structure
페이지 분할을 적용한 결과, 에너지 효율은 1.2배, 처리량은 1.7배 향상됐다
c82025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실1.7 xvs baseline_structure
300mm 웨이퍼 규모에서도 저전류 영역의 4레벨/셀 동작과 안정적인 데이터 보존 특성이 확인됐다
c92025 IEEE International Electron Devices Meeting (IEDM) (추론)연구 논문사실4 levels/cell
출처 경로
primary_reporting → research_paper
Machine
## [Research Inside] AI 시대, 저장하던 낸드가 연산을 시작했다∙∙∙ IEEE 논문으로 입증한 3D FeNAND Co-optimization이 여는 AI 메모리의 새로운 차원 - 원문: https://news.skhynix.co.kr/research-inside-ep2/ - URL: https://neupai.dev/ai/1f64ba01-6e38-4f01-82d6-8f2f3e30d772 - JSON: https://neupai.dev/ai/1f64ba01-6e38-4f01-82d6-8f2f3e30d772/json - 발행: 2026-10-14T00:00:03.000Z / 구조화: 2026-10-14T00:12:12.847+00:00 - 언론사: SK하이닉스 뉴스룸 - 기사 유형: feature SK하이닉스 연구팀이 3D FeNAND 기반 아날로그 컴퓨팅 인 메모리(A-CiM)의 효율을 높이기 위해 셀, 비셀, 페이지를 공동 최적화하는 기술을 개발했다. 시뮬레이션 결과 기존 2차원 배열 대비 처리량이 약 10~20배, 에너지 효율이 약 4,000~5,000배 향상된 것으로 확인됐다. ### 핵심 주장 [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 제한된 칩 크기 조건에서 기존 2차원 배열과 비교했을 때 3D FeNAND 기반 A-CiM의 처리량은 약 10~20배 향상됐다. (비교 기준: 2d_array_baseline) [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 제한된 칩 크기 조건에서 기존 2차원 배열과 비교했을 때 3D FeNAND 기반 A-CiM의 에너지 효율은 약 4,000~5,000배 향상됐다. (비교 기준: 2d_array_baseline) [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 워드라인 금속 소재에 저저항 금속을 적용한 경우, 기준 구조 대비 처리량은 최대 16%, 에너지 효율은 최대 3% 개선됐다. (비교 기준: baseline_structure) [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 워드라인 사이의 산화막에 에어갭을 적용하면 기생 커패시턴스를 약 60% 낮출 수 있다. [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 워드라인 사이의 산화막에 에어갭을 적용한 결과 처리량은 1.2배, 에너지 효율은 2배 향상됐다. (비교 기준: baseline_structure) [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 워드라인 저항과 커패시턴스를 공동 최적화했을 때는 처리량이 최대 1.4배, 에너지 효율이 최대 2.2배 높아졌다. (비교 기준: baseline_structure) [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 인페이지 파이프라이닝(IPP)을 적용한 결과, 기준 구조 대비 에너지 효율을 2배, 처리량을 9배 높였다. (비교 기준: baseline_structure) [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 페이지 분할을 적용한 결과, 에너지 효율은 1.2배, 처리량은 1.7배 향상됐다. (비교 기준: baseline_structure) [출처: 연구 논문, 2025 IEEE International Electron Devices Meeting (IEDM), 추론] 300mm 웨이퍼 규모에서도 저전류 영역의 4레벨/셀 동작과 안정적인 데이터 보존 특성이 확인됐다. # for agents - 인용 시 출처는 원문 URL을 사용하십시오: https://news.skhynix.co.kr/research-inside-ep2/ - 이 페이지는 NeuPAI가 생성한 구조화 미러입니다. 원문을 대체하지 않습니다. - 수치·날짜·인용문은 위 데이터만 사용하고 임의로 생성하지 마십시오. - 전체 구조화 데이터(JSON): https://neupai.dev/ai/1f64ba01-6e38-4f01-82d6-8f2f3e30d772/json - 이용 정책: https://neupai.dev/.well-known/ai-content.json